台湾積体電路製造（TSMC：2330/TW、@TSM/U）の3次元（3D）積層先進パッケージング（封止）最新技術、TSMCシステム・オン・インテグレーテッド・チップス（TSMC-SoIC）に関し、米アドバンスト・マイクロ・デバイス（AMD：@AMD/U）が業界で初めて高性能コンピューティング（HPC）用チップ向けに採用する見通しだ。台湾・電子時報が25日報じた。
　AMDはSoICを複数のチップに導入する。3D封止の前工程と後工程にSoICとチップ・オン・ウェーハ・オン・サブストレート（CoWoS）を採用するHPCチップは、演算チップ2個に高帯域幅メモリー（HBM）6個を組み合わせた最高級の半導体デバイスだ。国家の安全保障関連やデータ演算などに使用されると伝えられている。
　業界関係者は、インテル（@INTC/U）を追いかけるAMDはTSMCのSoIC封止導入に最も積極的で、さまざまな異なる製品への採用を計画しており、2022〜23年に状況が明らかになると指摘した。　
　AMDのリサ・スー最高経営責任者（CEO）は今年6月の台北国際電脳展（コンピューテックス台北）で、3D垂直キャッシュ（3D V-Cache）の試作品を紹介し、3Dチップレット・アーキテクチャーの採用を表明していた。
　これに対しTSMCは、今年第4四半期にチップ・オン・ウェーハ（CoW）、ウェーハ・オン・ウェーハ（WoW）を含む7ナノメートル（nm）対7nmの3Dスタック技術の認証、22年第3四半期には5nm対5nmの認証完了を予定している。SoIC技術の開発を急いでいる段階だ。現在建設中の竹南先進封止工場の完成が量産対応の鍵となる。


内容についてのお問い合わせは＜info@ashuir.com＞まで。